Project

General

Profile

Actions
Summary

Issues

Filters

Apply Clear

# Tracker Status Priority Subject Assignee Updated
555 Task Closed Normal Errata RPW-MEB-LFR-SPC-00061-1-8_FPGA_Architecture_Design Jean-Christophe Pellion 26/10/2015 04:20 PM Actions
470 Bug Resolved High Bistream 1.1.85 snapshots non générés Jean-Christophe Pellion 19/07/2015 03:00 PM Actions
314 Test case New Normal signaux tests pour CoreFFT - série 8 (deux cosinus) Jean-Christophe Pellion 18/02/2015 04:47 PM Actions
258 Support Closed Normal Numéro de version du code VHDL Jean-Christophe Pellion 10/02/2015 04:27 PM Actions
234 Bug Closed Normal Problème sur la forme d'onde ("écrêtage" vers 1.5 V d'amplitudes) Jean-Christophe Pellion 02/10/2014 09:26 AM Actions
228 Task In Progress Normal DECIMATION Jean-Christophe Pellion 05/06/2015 03:25 PM Actions
227 Task Closed Normal Calibration Jean-Christophe Pellion 10/02/2015 04:22 PM Actions
33 Feature Closed Normal sous-échantillonnage des signaux électriques DC (s1, s2 et s3) Jean-Christophe Pellion 03/09/2014 09:42 AM Actions
31 Feature Closed Normal filtrage + sous échantillonnage 8 voies Jean-Christophe Pellion 03/09/2014 09:42 AM Actions
16 Task In Progress Normal Documentation système du module Spectral Matrices" Jean-Christophe Pellion 10/02/2015 04:28 PM Actions
15 Task New Normal Taux de remplissage des FIFOs du waveform picker Jean-Christophe Pellion 03/12/2013 10:10 AM Actions
14 Task Closed High Fichier de configuration FPGA Jean-Christophe Pellion 13/03/2014 07:17 AM Actions
13 Task Closed Normal Mise à jour de la documentation VHDL Jean-Christophe Pellion 13/03/2014 07:17 AM Actions
    (1-13/13)

    Also available in: Atom CSV PDF