LPP » INSTRU » Solar Orbiter LFR » LFR-FSW

Pour les cas suivants:

F=0Hz,128Hz,2048Hz
Le FSW ne masque pas la fréquence 0Hz sur F1 pour CP_RPW_SC_RWX_FY=0Hz, alors que 0Hz est bien centrée sur un BIN de fréquence et donc il faut enlever théoriquement 3 BINs[-1(hors spectre) 0 1].
Le FSW ne masque pas la fréquence 127Hz sur F2 pour CP_RPW_SC_RWX_FY=128Hz, alors que 128Hz est bien centrée sur un BIN de fréquence et donc il faut enlever théoriquement 3 BINs[127 128 129(hors spectre)].
Le FSW ne masque pas la fréquence 2047Hz sur F1 pour CP_RPW_SC_RWX_FY=2048Hz, alors que 2048Hz est bien centrée sur un BIN de fréquence et donc il faut enlever théoriquement 3 BINs[2047 2048 2049(hors spectre)].

L'idée c'est que le FSW ne devrait pas gérer cesc cas différemment des autres cas.

CF REQ-LFR-SRS-6017_Ed1

Sortie du test:

=============================================
F2  Word1
Expected 0b1111111111111111111111111111111
Obtained 0b11111111111111111111111111111111
Expected 0x7fffffff
Obtained 0xffffffff
dict_items([('CP_RPW_SC_RW4_F1', 224), ('CP_RPW_SC_RW1_F2', 144), ('CP_RPW_SC_RW4_F2', 240), ('CP_RPW_SC_RW3_F1', 192), ('CP_RPW_SC_RW3_F2', 208), ('CP_RPW_SC_RW2_F1', 160), ('CP_RPW_SC_RW2_F2', 176), ('CP_RPW_SC_RW1_F1', 128)])
=============================================
F1  Word1
Expected 0b1111111111111111111111111111111
Obtained 0b11111111111111111111111111111111
Expected 0x7fffffff
Obtained 0xffffffff
dict_items([('CP_RPW_SC_RW4_F1', 2144), ('CP_RPW_SC_RW1_F2', 2064), ('CP_RPW_SC_RW4_F2', 2160), ('CP_RPW_SC_RW3_F1', 2112), ('CP_RPW_SC_RW3_F2', 2128), ('CP_RPW_SC_RW2_F1', 2080), ('CP_RPW_SC_RW2_F2', 2096), ('CP_RPW_SC_RW1_F1', 2048)])

Contexte du test
---------------------
FSW 3.1.0.4
VHDL 1.1.89
MINI-LFR sans Timegen