paul leroy
- Login: leroy
- Registered on: 16/09/2013
- Last connection: 29/09/2017
Issues
| open | closed | Total | |
|---|---|---|---|
| Assigned issues | 1 | 68 | 69 |
| Reported issues | 5 | 94 | 99 |
Projects
| Project | Roles | Registered on |
|---|---|---|
| Dev | Developer, Reporter, WikiFullRight, TestCase | 24/02/2016 |
| LPP_BOARDS | Manager | 20/11/2013 |
| DiscoSpace | Manager | 09/06/2015 |
| QLop | Reporter | 04/03/2015 |
| SocExplorer | Developer, Reporter, WikiFullRight, TestCase | 30/03/2014 |
| Solar Orbiter LFR | Manager, Developer, Reporter | 05/11/2013 |
| DECOM LFR | Manager, Developer, Reporter | 05/11/2013 |
| LFR-FSW | Manager, Reporter, WikiFullRight | 18/02/2014 |
| VHDLib | Manager, Developer, Reporter | 30/10/2013 |
Activity
29/09/2017
-
08:52 AM LFR-FSW Bug #2121 (In Progress): SIgnatures Paul et Alexis manquantes dans certains documents
-
- Voici les documents signés.
28/09/2017
-
- Dans fsw_params.h...
27/09/2017
-
- Je reprends l'énoncé de l'issue JIRA RPWSWR-150:
_Where and how the different SW modes have an impact on the SW de...
05/05/2017
-
- Voici le document en version 1.3.
04/05/2017
-
- Il me semble avoir donné la révision à Bruno dans un autre mail. C'est la 1.3.
Je vous livre le document demain (05 ...
28/04/2017
-
- J'imagine que le changement de mode a été exécuté avant l'envoi du paquet TM_LFR_SCIENCE_BURST_BP1_F1.
Il faudrait... -
- Je trouve les TIME bizarres dans ton log, tu peux vérifier les valeurs? Le coarse time est très différents entre ces ...
-
- Il faut bien distinguer:
* timecode valide pour le VHDL SpaceWire, à savoir un timecode qui vaut le timecode précéde... -
- Il faut un timecode valide, donc deux timecodes consécutifs (par exemple 5 puis 6) pour que le hardware (IP VHDL Spac...
Also available in: Atom