Bug #476
closedBug #471: Bistream 1.1.85 issues
Bistream 1.1.88 tests ctc200_2015_07_23
0%
Description
-------- Message transféré --------
Sujet : Re: Test VHDL 1.1.88
Date : Thu, 23 Jul 2015 18:41:46 +0200
De : Thomas Chust <thomas.chust@lpp.polytechnique.fr>
Pour : veronique bouzid <veronique.bouzid@lpp.polytechnique.fr>, jean-christophe.pellion@lpp.polytechnique.fr <jean-christophe.pellion@lpp.polytechnique.fr>
Copie à : Alexis Jeandet <alexis.jeandet@lpp.polytechnique.fr>, Nicolas Briand <nicolas.briand@lpp.polytechnique.fr>, Bruno Katra LPP <bruno.katra@lpp.polytechnique.fr>
J'ai fais quelques vérifications sur les fréquences:
- les positions en fréquences sont toutes correctes (au passage il n'y a plus de doublement des raies ...)
- le hanning semble aussi correct (pas de juppe, bonne propriété de symétrie, rapport 1/4 entre raie principale et secondaire lorsque la fréquence tombe juste, pourra être paufiné ... )
- par contre il y a un facteur 2 d'écart entre les ASM calculées à bord et celles obtenues par les SWF: les ASM donnent un facteur de conversion de ~4500 count/Volt alors qu'on obtient à partir des SWF ~9000 comme avant.
Sur le temps à vu de nez les 4s c'est ok.
Demain je continu sur le temps plus précisément ...
Merci pour ces superbes données !
A demain
Thomas
Le 23/07/2015 16:17, veronique bouzid a écrit :
hello,
J ai rejoué le test CTC200 avec la derniere version de VHDL 1.1.88 fourni par JC.Tu peux donc dépouiller le test et vérfier
- le timing des produits NORMAL swf = 16s, asm = 4s, les autres produits ont la periode par défaut
- les e1/e2 car les B ne fonctionnent pas (à verifier)le timegen a donc été lancé, les données sont bien datées
le lien
ftp://ftp.lpp.polytechnique.fr/bouzid/keep/LFR/CTC200/run-2015-07-23-EM-1.1.88/Merci
Véronique
Files
Updated by thomas chust over 9 years ago
- File calibration_swf_2015_07_23_ctc-200.results calibration_swf_2015_07_23_ctc-200.results added
- File 2015_07_23_15_30_22_SWF_V.png 2015_07_23_15_30_22_SWF_V.png added
- File calibration_asm_2015_07_23_ctc-200.results calibration_asm_2015_07_23_ctc-200.results added
- File ctc200_2015_07_23-15_30_19.pdf ctc200_2015_07_23-15_30_19.pdf added
- File 2015_07_23_15_30_22_packet_record_NORMAL.af0 2015_07_23_15_30_22_packet_record_NORMAL.af0 added
- File 2015_07_23_15_39_38_packet_record_NORMAL.af0 2015_07_23_15_39_38_packet_record_NORMAL.af0 added
- File 2015_07_23_15_48_54_packet_record_NORMAL.af0 2015_07_23_15_48_54_packet_record_NORMAL.af0 added
- File 2015_07_23_15_58_10_packet_record_NORMAL.af0 2015_07_23_15_58_10_packet_record_NORMAL.af0 added
- File 2015_07_23_15_30_22_packet_record_NORMAL.sf0 2015_07_23_15_30_22_packet_record_NORMAL.sf0 added
Quelques précisions;
- le timing des ASM est régulier à 2^(--16) s près (i.e. à 1 fine time près) et la période est très proche de 4s (262140 fine times au lieu de 262144; cette observation avait déjà été faite: #250)
- sur 34 snapshots 2 sont mal centrés (écart d'environ 0.2 s entre f2 et f1-f0)
- le centrage des f0 par rapport aux f1 sont réguliers et approximativement correctes: il pourrait être amélioré de ~150 fine times
- le 3ème snapshot f2 est en retard d'environ 0.2 s sinon tous les écarts sont proches de 16 s (1048561 fine times au lieu de 1048576)
- je confirme le facteur 2 d'écart de calibration entre les ASM et les SWF
Plus de détails dans les fichiers joints ...
Updated by thomas chust over 9 years ago
- File tests_time_VHDL-1.1.88_FSW-3.0.0.8_2015_07_23 tests_time_VHDL-1.1.88_FSW-3.0.0.8_2015_07_23 added
- Assignee changed from Jean-Christophe Pellion to thomas chust
Updated by thomas chust over 9 years ago
Pour J-C: un plot montrant le bon centrage des snapshot ...
Updated by thomas chust over 9 years ago
- File calibration_asm_2015_07_23_ctc-200_manual_hanning.odt calibration_asm_2015_07_23_ctc-200_manual_hanning.odt added
- Assignee changed from thomas chust to Jean-Christophe Pellion
J'ai paufiné les tests sur les effets de la fenêtre de Hanning. Dans l'immédiat j'ai procédé de manière manuelle au cas par cas afin de vérifier la dépendance en fréquence des amplitudes autour du pic principal, dans le cas général, c'est à dire même lorsque la fréquence injectée ne tombe pas juste.
CONCLUSION: plutôt parfait (à mieux que 1% pour les raies centrales, à ~10% au pire pour les raies faibles au bord du plancher)
Résultats (copier/coller) dans le fichier ci-joint: "calibration_asm_2015_07_23_ctc-200_manual_hanning.odt"
Updated by thomas chust over 9 years ago
- File ctc200_2015_09_10-16_32_58.pdf ctc200_2015_09_10-16_32_58.pdf added
- File tests_time_VHDL-1.1.89_FSW-3.0.0.8_2015_09_10 tests_time_VHDL-1.1.89_FSW-3.0.0.8_2015_09_10 added
- File calibration_asm_2015_09_10_ctc-200_manual_hanning.results calibration_asm_2015_09_10_ctc-200_manual_hanning.results added
- Assignee changed from Jean-Christophe Pellion to paul leroy
- Priority changed from Normal to Urgent
Quelques tests faits sur le bistream 1.1.89 tests ctc200_2015_09_10 => rapport de test : ctc200_2015_09_10-16_32_58.pdf
1) A l'instar du bitstream précédent certains snapshot sont décalés de façon non négligeable: ici il s'agit d'une avance de ~0.26s. Cela concerne les 2ème SWF à F0 et F1, ainsi que le 3ème SWF à F2. En conséquence les 2ème SWF_F0 & SWF1 sont mal centrés avec le 2ème SWF_F2 (écart ~0.26s). Pour le centrage du 3ème SWF c'est ok car l'avance de 0.26s est identique pour les 3 fréquences.
Fichier joint: tests_time_VHDL-1.1.89_FSW-3.0.0.8_2015_09_10
2) La fenêtre de Hanning parait nominale : le facteur 2 a bien été corrigé par rapport au 1.1.88 et les valeurs des raies secondaires sont quantitativement correctes
Fichier joint : calibration_asm_2015_09_10_ctc-200_manual_hanning.results
Updated by paul leroy over 9 years ago
- revision set to r0
Ne pas mélanger les bitstreams dans les issues Redmine sinon c'est difficile à gérer.
1.1.89 => Bug #496
Updated by paul leroy about 9 years ago
- Status changed from New to Feedback
- Assignee changed from paul leroy to thomas chust
Updated by bruno katra over 6 years ago
- Status changed from Feedback to Closed
Trop vieux bitstream. Pb plus à l'ordre du jour...