Task #534
closed
Révision 3.0.0.10
0%
Description
Révision 3.0.0.10 pour te permettre de regarder la correction des derniers bugs.
Files
Updated by bruno katra about 9 years ago
Les fichiers sont copiés sur l'environnement de test /opt/LFR/LFR-FSW/3.0.0.10
Petite coquille dans le README : les infos de la 3.0.0.10 sont marquées 3.0.0.9.
VALIDATION_R3/startAll+Timegen modifié pour lancer le 3.0.0.10
Updated by paul leroy about 9 years ago
README corrigé de la coquille.
Updated by Veronique bouzid about 9 years ago
Plateforme de test 3.0.0.10.
Le soft a été installé et les fichiers suivants adaptés
- /opt/VALIDATION_R3/lfrverif/param.py (lfr_ver_str = "3.0.0.10") utilisé par verif_field.py
- /opt/VALIDATION_R3/LFRControlPlugin_start.py (FSW_VER = "3.0.0.10")
- /opt/VALIDATION_R3/LFRControlPlugin_startAll.py (FSW_VER = "3.0.0.10")
l'espace de validation a été crée /home/validation/data/R3/3.0.0.10
le script /home/validation/SCRIPT/just_hk_survey.py a été joué et la version de soft est correcte (verif_field.py a été executé sans ereur).
SY_LFR_SW_VERSION_N1=3, SY_LFR_SW_VERSION_N2=0, SY_LFR_SW_VERSION_N3=0, SY_LFR_SW_VERSION_N4=10 , SY_LFR_FPGA_VERSION_N1=1, SY_LFR_FPGA_VERSION_N2=1, SY_LFR_FPGA_VERSION_N3=89
le fichier 2015_10_06-08_21_48-Detail.txt est dans /home/validation/data/R3/3.0.0.10/TEST-UNITAIRES/JUST-HK.
Le contexte du test
-------------------
FSW : 3.0.0.10
VHDL 1.1.89
EM2 sans timegen
SocExplorerEngine.getSocExplorer: Version = 0.6.2, Branch = default, Changeset = 819d0376d481
StarDundee
Updated by bruno katra about 9 years ago
- File header_3_0_0_10.zip header_3_0_0_10.zip added
- File RpwLfrApp_0007_data_rev-3-0-0-10.srec RpwLfrApp_0007_data_rev-3-0-0-10.srec added
- File RpwLfrApp_0007_text_rev-3-0-0-10.srec RpwLfrApp_0007_text_rev-3-0-0-10.srec added
- File src_3_0_0_10.zip src_3_0_0_10.zip added
- Status changed from New to Closed