Activity
From 19/07/2015 to 17/08/2015
14/08/2015
-
12:08 PM LFR-FSW Bug #485: SY_LFR_S2_BP_P0 = 255(s), SY_LFR_S2_BP_P1 = 255(s) make trouble in SBM2/NORMAL
Pour cerner le probleme, j ai fait le test suivant dans socexplorer (utilisation de dashboard)
1- je n ai pas ch...-
parametrage du NORMAL
SY_LFR_N_SWF_L=2048, SY_LFR_N_SWF_P=16(s), SY_LFR_N_ASM_P=4(s), SY_LFR_N_BP_P0=4(s), SY_LFR_...
13/08/2015
-
- Quand en normal mode, on configure les paramètres
- ASM = 4s
- BP1 = 4s
On observe un dysfonctionnement dans le...
11/08/2015
-
- se referer à feature #481
-
Les 2 parametres SY_LFR_S1_BP_P0 et SY_LFR_S1_BP_P1 peuvent etre positionné à 0xff (255).
Pour SY_LFR_S1_BP_P0, 1 ...
10/08/2015
-
02:46 PM LFR-FSW Bug #62 (Feedback): Mise à jour ICD
-
- voir Feature #481 qui décrit les tests effectués sur les paramètres
==> demandé dans https://jira-lesia.obspm.fr/bro... -
J ai crée une feature (#481) qui résume les vérifications effectuées sur les paramètresde TC_LFR_LOAD_NORMAL_PAR
S...-
Je croyais que Paul vérifier les parametres de TC_LFR_LOAD_NORMAL_PAR dans l'ordre de leur place
SY_LFR_N_SWF_L
...-
voir Feature #481 qui décrit les tests effectués sur les paramètres-
Voici les régles appliquées pour valider las paramètres utilisés dans TC_LFR_LOAD_NORMAL_PAR:
6 parametres sont di...
07/08/2015
-
- *METTRE A JOUR LA SRS AVEC LA REPONSE DE PHILIPPE*
---------------------------------
le champ HK_LFR_MAG_FIELDS...
06/08/2015
-
-
Tache terminée.
Lire
- la Feature #455
- le Bug #456 liés à TC_LFR_UPDATE_INFO/TM_LFR_SCIENCE-
Listes des requirements adaptés pour traiter TC_LFR_UPDATE_TIME en R3.
Certains scripts ont été modifiés, d'autres...-
Ce bug est également présent avec le contexte suivant:
FSW 3.0.0.8
VHDL 1.1.88
EM sans Timegen
SocExplorerEng...
03/08/2015
-
08:58 PM lfrsgse_3_0_0_2.exe
-
05:40 PM Bug #476: Bistream 1.1.88 tests ctc200_2015_07_23
- J'ai paufiné les tests sur les effets de la fenêtre de Hanning. Dans l'immédiat j'ai procédé de manière manuelle au c...
28/07/2015
-
05:38 PM Task #233 (Closed): retrofit FPGA sur EM+
-
- Not possible due to a lack of time.
-
- Pour moi le bug est dans le spw plugin, changement de mode(bridge/routeur) ne fonctionne pas correctement.
27/07/2015
-
Le bug est observé de la meme façon sur TM_LFR_TC_EXE_INCONSISTENT
ici la trace observé sur le script /opt/VALID...-
Depuis la version 3.0.0.x, il semble que la gestion des commandes rejetées soient devenues erronées.
Les informati...
24/07/2015
-
- Pour J-C: un plot montrant le bon centrage des snapshot ...
-
- Quelques précisions;
- le timing des ASM est régulier à 2^(--16) s près (i.e. à 1 fine time près) et la période est ... -
- -------- Message transféré --------
Sujet : Re: Test VHDL 1.1.88
Date : Thu, 23 Jul 2015 18:41:46 +0200
De : Th...
19/07/2015
-
- Le bitstream 1.1.87 semble résoudre le problème, avec 16 et 32 secondes comme période de snapshots ça fonctionne.
Also available in: Atom