Project

General

Profile

Bug #955

Updated by Veronique bouzid over 7 years ago

 
 En R3++, le ale requirement SSS-CP-EQS-526 doit calculer la moyenne des 16 dernieres valeurs du champ electrique echantilloné echantillonés à F3. 
 Cela concerne les champs HK_LFR_SC_V_F3 , HK_LFR_SC_E1_F3, HK_LFR_SC_E2_F3 stockés dans TM_LFR_HK. 

 Actuellement on observe sur ses sensors le bruits de fond et les valeurs varient peu. 

 Lors des changements de modes, on observe une grosse variation des valeurs suivantes soit sur la transition standby vers mode soit sur la transition mode vers standby. 
 Ici un exemple de la transition normal mode vers standby vers burst 
 11:20:39.823949, TM_LFR_HK, TIME=0x8000007d3a8a, HK_LFR_MODE: NORMAL = 1, HK_LFR_SC_V_F3=431, HK_LFR_SC_E1_F3=428, HK_LFR_SC_E2_F3=382 
 11:20:40.822544, TM_LFR_HK, TIME=0x8000007e3a78, HK_LFR_MODE: NORMAL = 1, HK_LFR_SC_V_F3=430, HK_LFR_SC_E1_F3=429, HK_LFR_SC_E2_F3=382 
 11:20:41.822561, TM_LFR_HK, TIME=0x8000007f3a77, *HK_LFR_MODE: NORMAL = 1, HK_LFR_SC_V_F3=429, HK_LFR_SC_E1_F3=429, HK_LFR_SC_E2_F3=383* 
 11:20:42.822307, TM_LFR_HK, TIME=0x800000803a61, *HK_LFR_MODE: STANDBY = 0, HK_LFR_SC_V_F3=4459, HK_LFR_SC_E1_F3=12623, HK_LFR_SC_E2_F3=9087* 
 11:20:43.822065, TM_LFR_HK, TIME=0x800000813a50, *HK_LFR_MODE: STANDBY = 0, HK_LFR_SC_V_F3=421, HK_LFR_SC_E1_F3=450, HK_LFR_SC_E2_F3=8662* 
 11:20:44.822052, TM_LFR_HK, TIME=0x800000823a51, *HK_LFR_MODE: BURST = 2, HK_LFR_SC_V_F3=16161, HK_LFR_SC_E1_F3=4477, HK_LFR_SC_E2_F3=12067* 
 11:20:45.822391, TM_LFR_HK, TIME=0x800000833a64,* HK_LFR_MODE: BURST = 2, HK_LFR_SC_V_F3=4565, HK_LFR_SC_E1_F3=412, HK_LFR_SC_E2_F3=4516* 
 11:20:46.823081, TM_LFR_HK, TIME=0x800000843a50, HK_LFR_MODE: BURST = 2, HK_LFR_SC_V_F3=431, HK_LFR_SC_E1_F3=429, HK_LFR_SC_E2_F3=383 

 Les transitions qui posent problemes sont 
 normal    -> standby 
 burst       -> standby 
 sbm1      -> standby 
 sbm2       -> standby 
 et 
 standby -> burst 

 le script utilisé est /home/validation/SCRIPT/R3++/just_all_mode.py. 
 Les fichiers de logs (2017_03_02-11_26_58-*) sont dans /home/validation/data/R3++/3.2.0.2/1.1.91/TEST-UNITAIRES/just_all_mode. 

 je joins le fichier resultat qui baliant les transitions de mode. 



 Contexte du test 
 ---------------- 
 FSW 3.2.0.2 
 VHDL 1.1.91 
 EM1 sans Timegen 
 SocExplorerEngine.getSocExplorer: Version = 0.7.0, Branch = 0.6, Changeset = c459540a6dbd+ 
 StarDundee 



Back