Bug #658
Updated by Veronique bouzid about 8 years ago
Voici une configuration qui apres la sequence de boot postionne le champ HK_LFR_TIMECODE_INVALID à 1 au lieu du champ HK_LFR_TIMECODE_MISSING.
Voici le scénario
- je lance le script /home/validation/SCRIPT/R3/genere_invalid_timecode.py qui envoye des timecodes.
- je sors de soc explorer
--> les fichiers de log sont (2016_03_09-17_32_11-*)
+ fichier 2016_03_09-17_32_11-Nb.txt+ :
17:31:47.318532,ensure FSW has been reseted before this TEST CASE. Check 0x80000514
17:31:50.31973,PROXY LOAD is True
17:31:55.326809,Conditions initiales TIMECNT = 0
+fichier 2016_03_09-17_32_11-Detail.txt+ :
on voit que la premiere HK contient HK_LFR_TIMECODE_MISSING=1, HK_LFR_TIMECODE_INVALID=0
HK_LFR_DPU_SPW_TICK_OUT_CNT=0, HK_LFR_DPU_SPW_LAST_TIMC=0
- je relance soc explorer sans avoir resetter la carte . ce reset met à zero le registre 0x80000514 (TIMECNT = dernier timecode valid recu
- je lance à nouveau le script script /home/validation/SCRIPT/R3/genere_invalid_timecode.py
--> les fichiers de log sont (2016_03_09-17_41_15-*)
+ fichier 2016_03_09-17_41_15-Nb.txt+ :
17:40:50.878657,ensure FSW has been reseted before this TEST CASE. Check 0x80000514
17:40:53.879778,PROXY LOAD is True
17:40:58.894728,Conditions initiales TIMECNT = 11
17:40:58.895438,Script will be failed 11
+ fichier 2016_03_09-17_41_15-Detail.txt+ :
on voit que la premiere HK contient HK_LFR_TIMECODE_MISSING=0, HK_LFR_TIMECODE_INVALID=1
HK_LFR_DPU_SPW_TICK_OUT_CNT=0, HK_LFR_DPU_SPW_LAST_TIMC=0
As tu une explication à ce comportement? Je l'ai mis en Bug pour l'instant, à declasser si besoin en support pour renseigner ce comportement dans la SRS ou le SUM.
Contexte du test
---------------------
FSW 3.0.0.22
VHDL 1.1.89
EM sans Timegen
SocExplorerEngine.getSocExplorer: Version = 0.6.2, Branch = default, Changeset = 819d0376d481
StarDundee