Bug #864
closedMauvais BIN filtrée suite à reception d'un UPDATE_INFO avec les fréquences RW : décalage de 1
100%
Description
Le FSW filtre la mauvaise fréquence RW: décalage de 1.
Exemple :
TEST : on a envoyé 1632Hz dans les freq RW du UPDATE_INFO + on génère un signal à 1632Hz => on s'attend à filtrer les BIN 1616Hz/1632Hz/1648Hz
RESULTAT : dans les BP2, on voit que ce sont les BINS 1632Hz/1648Hz/1664Hz
- AUTO (BIN 1504hz - 1616Hz):
161693.9042033235600684 164128.2815249266859610 164384.5317693059623707 162462.6549364613892976 164384.5317693059623707 - AUTO (BIN 1632Hz - 1744Hz):
*0.6730205278592376 *
Ceci est confirmé par le masque utilisé :
0xffffff1fffffffffffffffffffffffff
alors que l'on attendrait :
0xffffff8fffffffffffffffffffffffff
Contexte du test
---------------------
FSW 3.1.0.4
VHDL 1.1.91
EM1 SANS TIMEGEN
Related issues
Updated by Veronique bouzid almost 8 years ago
- Related to Bug #867: Fonction setFBinMask: Calcul masque erroné added
Updated by paul leroy almost 8 years ago
- Assignee changed from paul leroy to bruno katra
J'avais effectivement mal utilisé la définition des masks, ce qui a mené au décalage de 1 systématique. J'ai prepris ma fonction de calcul pour la corriger.
Bug normalement corrigé pour fsw >= 3.1.0.5
Updated by bruno katra almost 8 years ago
- Status changed from New to Closed
- % Done changed from 0 to 100
Analyses du test SVS_100 joué sur EQM avec FSW 3.1.0.6 confirme que le bon bin est filtré maintenant.