Project

General

Profile

Support #589

TC_LFR_LOAD_FBINS_MASK

Added by Veronique bouzid almost 5 years ago. Updated over 4 years ago.

Status:
Closed
Priority:
Normal
Category:
-
Start date:
21/01/2016
Due date:
% Done:

0%

Estimated time:
revision:
r0

Description

A METTRE DANS LE SUM

Voici quelles précisions concernant l'utilisation de la commande
TC_LFR_LOAD_FBINS_MASK

On va reprendre la notation de Paul:

La représentation est en MSB first. C'est ce qui est utilisé pour tous les champs contenant plusieurs octets dans les paquets TC/TM (paragraphe 1.2 "Bit Numbering Convention" de l'ICD). Je suis d'accord que pour éviter tout risque de confusion, il faudrait documenter ça proprement quelquepart, éventuellement avec un exemple. Je propose d'ajouter une exigence dans la SRS qui spécifie la convention et d'y associer un test, que tu as déjà sous le coude ou presque. Ca n'exclut pas ta proposition sur le SUM bien entendu.

J'ai vérifié dans l'ICD et il n'y a pas de détail sur la signification des champs FBINS_MASK donc c'est à nous de fixer les choses.

Dans le paquet on a [word1 word2 word3 word4] = [word1_byte3 ... word4_byte0] = [word1_bit31_fbin127 ... word4_bit0_fbin0]

word1 = byte3 byte2 byte1 byte0
word2 = byte3 byte2 byte1 byte0
word3 = byte3 byte2 byte1 byte0
word4 = byte3 byte2 byte1 byte0

byte3 = bit31 ... bit24
byte2 = bit23 ... bit16
byte1 = bit15 ... bit8
byte0 = bit7 ... bit0

Le word4_byte_0_bit0 correspond à la plus petite frequence (voir tableau ci-dessous).

Frequence word4_byte_0_bit0
F0 96
F1 16
F2 1

La fréquence zero n'est pas utilisée. Cette information est extraite du document RPW-MEB-LFR-00003

*REQ-RPW-LFR-2407 Among 128 available frequency bins (f=0 is not considered) for each ASM, only a range depending on the frequency channel will be transmitted to ground and used for the computation of the Basic Parameters:

· ASM_f0[17:104], i.e. 88 bins

· ASM_f1[6:109], i.e. 104 bins

· ASM_f2[7:102], i.e. 96 bins*

F0
La premiere bin est à 96 hz
Delta à f0 = 96hz
F0: [17,104]
freq = [1632., 1728., 1824., 1920., 2016., 2112., 2208., 2304., \
2400., 2496., 2592., 2688., 2784., 2880., 2976., 3072., \
3168., 3264., 3360., 3456., 3552., 3648., 3744., 3840., \
3936., 4032., 4128., 4224., 4320., 4416., 4512., 4608., \
4704., 4800., 4896., 4992., 5088., 5184., 5280., 5376., \
5472., 5568., 5664., 5760., 5856., 5952., 6048., 6144., \
6240., 6336., 6432., 6528., 6624., 6720., 6816., 6912., \
7008., 7104., 7200., 7296., 7392., 7488., 7584., 7680., \
7776., 7872., 7968., 8064., 8160., 8256., 8352., 8448., \
8544., 8640., 8736., 8832., 8928., 9024., 9120., 9216., \
9312., 9408., 9504., 9600., 9696., 9792., 9888., 9984]

F1
La premiere bin est à 16hz
Delta à f1 = 16
fo = []
freq = [96., 112., 128., 144., 160., 176., 192., 208., \
224., 240., 256., 272., 288., 304., 320., 336., \
352., 368., 384., 400., 416., 432., 448., 464., \
480., 496., 512., 528., 544., 560., 576., 592., \
608., 624., 640., 656., 672., 688., 704., 720., \
736., 752., 768., 784., 800., 816., 832., 848., \
864., 880., 896., 912., 928., 944., 960., 976., \
992., 1008., 1024., 1040., 1056., 1072., 1088., 1104., \
1120., 1136., 1152., 1168., 1184., 1200., 1216., 1232., \
1248., 1264., 1280., 1296., 1312., 1328., 1344., 1360., \
1376., 1392., 1408., 1424., 1440., 1456., 1472., 1488., \
1504., 1520., 1536., 1552., 1568., 1584., 1600., 1616., \
1632., 1648., 1664., 1680., 1696., 1712., 1728., 1744.]

F2
La premiere bin est à 1hz
Delta à f2 = 1
freq = [7., 8., 9., 10., 11., 12., 13., 14., \
15., 16., 17., 18., 19., 20., 21., 22., \
23., 24., 25., 26., 27., 28., 29., 30., \
31., 32., 33., 34., 35., 36., 37., 38., \
39., 40., 41., 42., 43., 44., 45., 46., \
47., 48., 49., 50., 51., 52., 53., 54., \
55., 56., 57., 58., 59., 60., 61., 62., \
63., 64., 65., 66., 67., 68., 69., 70., \
71., 72., 73., 74., 75., 76., 77., 78., \
79., 80., 81., 82., 83., 84., 85., 86., \
87., 88., 89., 90., 91., 92., 93., 94., \
95., 96., 97., 98., 99., 100., 101., 102.]

Exemple
Pour masquer la fréquence 1632Hz, on va calculer le bit à positionner
1632/96 = 17 --> bit16
Il faudra donc positionner le bit sy_lfr_fbins_f0_word4_byte2_bit16 à 0

Pour masquer la fréquence 112hz on calcule
112/16 = 7 --> bit6
IL faudra donc positionner le bit sy_lfr_fbins_f1_word4_byte0_bit6 à 0

History

#1 Updated by bruno katra over 4 years ago

  • Category deleted (SRS)

#2 Updated by bruno katra over 4 years ago

  • Description updated (diff)

#3 Updated by bruno katra over 4 years ago

  • Status changed from New to Closed

added to SUM 1.2

Also available in: Atom PDF